Nouveau et original autobus EEPROM périodique 25LC512-I/P de 512 Kbit SPI

Autobus EEPROM périodique de 512 Kbit SPI

Tableau de sélection de dispositif

Caractéristiques :

• 20 mégahertz de fréquence d'horloge maximale

• L'octet et niveau de la page écrivent des opérations :

- page 128-byte

- maximum de 5 Mme.

- Aucun effacement de page ou de secteur n'a exigé

• Technologie de basse puissance de CMOS :

- Max. Write Current : 5 mA à 5.5V, 20 mégahertz

- Actuel lu : 10 mA à 5.5V, 20 mégahertz

- Courant de réserve : 1μA à 2.5V (powerdown profond)

• Signature électronique pour l'identification de dispositif

• Effacement Auto-synchronisé et écrire des cycles :

- Effacement de page (Mme 5, typiques)

- Effacement de secteur (10 ms/sector, typiques)

- Effacement en vrac (Mme 10, typiques)

• Le secteur écrivent la protection (octet 16K/secteur) :

- N'en protégez aucune, 1/4, 1/2 ou toute la rangée

• L'élément écrivent la protection :

- Circuits de protection des données de sous tension/hors tension

- Write permettre le verrou

- Goupille de protection contre l'écriture

• Fiabilité élevée :

- Résistance : 1 million s'efface/pour écrire des cycles

- Conservation de données : années >200

- Protection d'ESD : >4000V

• Les températures ambiantes ont soutenu :

- (i) industriel : -40°C à +85°C

- (e) des véhicules à moteur : -40°C à +125°C

• sans Pb et RoHS conformes

Pin Function Table

Description :

Microchip Technology Inc. 25LC512 est 512 une mémoire périodique de Kbit EEPROM avec des fonctions périodiques niveau de l'octet et niveau de la page d'EEPROM. Elle des fonctions comporte également de page, de secteur et de puce effacement typiquement liées aux produits basé sur éclair. Ces fonctions ne sont pas exigées pour l'octet ou la page écrivent des opérations. La mémoire est accédée par l'intermédiaire d'un autobus périodique compatible périphérique périodique simple d'interface (SPI). Les signaux d'autobus exigés sont une entrée d'horloge (SCK) plus des données distinctes dans (SI) et de données des lignes (AINSI). Access au dispositif est commandé par une entrée de Chip Select (CS).

La communication au dispositif peut être faite une pause par l'intermédiaire de la goupille de prise (PRISE). Tandis que le dispositif est fait une pause, des transitions sur ses entrées seront ignorées, excepté Chip Select, permettant à l'hôte d'entretenir des interruptions plus prioritaires.

Le 25LC512 est disponible dans des forfaits standards comprenant 8 l'avance PDIP, SOIC, et a avancé 8 le paquet de l'avance DFN. Tous les paquets sont sans Pb et RoHS conformes.

Types de paquet (pour ne pas mesurer)

Capacités absolues (†)

VCC ...................................................................................................................................................... 6.5V

Toutes les entrées et sorties w.r.t. VSS ................................................................................. -0.6V VCC à +1.0V

Température de stockage .......................................................................................................... - 65°C à 150°C

Température ambiante sous la polarisation ......................................................................................... - 40°C à 125°C

Protection d'ESD sur toutes les goupilles ..................................................................................................................... 4 kilovolts

AVIS de † : Les efforts au-dessus de ceux énumérés sous « des capacités absolues » peuvent endommager permanent le dispositif. C'est une estimation d'effort seulement et l'opération fonctionnelle du dispositif à ceux ou d'aucune autre condition au-dessus de ceux indiqués dans les listes opérationnelles de ces spécifications n'est pas impliquée. L'exposition aux conditions de évaluation de maximum pendant une période prolongée peut affecter la fiabilité de dispositif.

Principes de fonctionnement

Le 25LC512 est des 65 536 EEPROM en 5érie par byte conçus pour se connecter par interface directement au port périodique d'interface périphérique (SPI) de plusieurs de familles populaires d'aujourd'hui de microcontrôleur, y compris les microcontrôleurs du PICTURE® de la puce. Il peut également se connecter par interface aux microcontrôleurs qui n'ont pas un port intégré de SPI à l'aide des lignes discrètes d'entrée-sortie programmées correctement en progiciels pour assortir le protocole de SPI.

Le 25LC512 contient un registre d'instruction à 8 bits. Le dispositif est accédé par l'intermédiaire de la goupille de SI, avec des données étant synchronisées dedans sur le bord de montée de SCK. La goupille de CS doit être basse et la goupille de PRISE doit être haute pour l'opération entière.

SCHÉMA FONCTIONNEL