SN74HC04N IC qu'électronique ébrèche les composants intégrés ensorcellent l'inverseur
electronic integrated circuit
,linear integrated circuits
74HC04 ; 74HCT04
Inverseur de sortilège
CARACTÉRISTIQUES
• Se conforme à no. standard 8-1A de JEDEC
• Protection d'ESD : HBM EIA/JESD22-A114-A dépasse 2000 V LE millimètre EIA/JESD22-A115-A dépasse 200 V.
• Spécifique de −40 au °C +85 et de −40 à +125 °C.
DESCRIPTION
Les 74HC/HCT04 sont les dispositifs ultra-rapides de la SI-porte CMOS et sont goupille compatible avec la puissance faible Schottky TTL (LSTTL). Ils sont spécifiés conformément à no. standard 7A de JEDEC. Les 74HC/HCT04 fournissent six tampons inversants.
DONNÉES DE RÉFÉRENCE RAPIDE
LA TERRE = 0 V ; Tamb = °C 25 ; ≤ 6,0 NS de TR = de tf.
| SYMBOLE | PARAMÈTRE | CONDITIONS | TYPIQUE | UNITÉ | |
| HC04 | HCT04 | ||||
| tPHL/tPLH | Na de retard de propagation au nY | CL = 15 PF ; VCC = 5 V | 7 | 8 | NS |
| Ci | capacité d'entrée | 3,5 | 3,5 | PF | |
| DPC | capacité de dissipation de puissance par porte | notes 1 et 2 | 21 | 24 | PF |
Notes
1. La DPC est employée pour déterminer la dissipation de puissance dynamique (palladium dans le µW).
× VCC de palladium = de DPC × de 2 × fi N + Σ (× 2 FO de × VCC de CL) où :
fréquence de fi = d'entrée dans le mégahertz ;
fréquence des FO = de la sortie dans le mégahertz ;
Capacité de charge de CL = de sortie dans le PF ;
VCC = tension d'alimentation en volts ;
N = sorties de changement de charge totale ;
Σ (× 2 FO de × VCC de CL) = somme des sorties.
2. Pour 74HC04 : la condition est VI = la terre à VCC.
Pour 74HCT04 : la condition est VI = la terre VCC au − 1,5 V.
Brochage Fig.1 DIP14, SO14 et (T) SSOP14.
Brochage Fig.2 DHVQFN14. Symbole de logique Fig.3.
Symbole de logique du CEI Fig.4. Diagramme de logique Fig.5 (un inverseur).

