Porte NON-ET IC Chips Quad 2 d'entrée électronique de 74HC00D
electronic integrated circuit
,linear integrated circuits
74HC00 ; 74HCT00
Porte NON-ET d'entrée du quadruple 2
CARACTÉRISTIQUES
• Se conforme à no. standard 8-1A de JEDEC
• Protection d'ESD :
HBM EIA/JESD22-A114-A dépasse 2000 V
Le millimètre EIA/JESD22-A115-A dépasse 200 V
• Spécifique de −40 au °C +85 et de −40 à +125 °C.
DESCRIPTION
Les 74HC00/74HCT00 sont les dispositifs ultra-rapides de la SI-porte CMOS et sont goupille compatible avec la puissance faible Schottky TTL (LSTTL). Ils sont spécifiés conformément à no. standard 7A de JEDEC.
Les 74HC00/74HCT00 fournissent la fonction de non-et de 2 entrées.
DONNÉES DE RÉFÉRENCE RAPIDE
LA TERRE = 0 V ; Tamb = °C 25 ; TR = tf = 6 NS.
| SYMBOLE | PARAMÈTRE | CONDITIONS | TYPIQUE | UNITÉ | |
| 74HC00 | 74HCT00 | ||||
| tPHL/tPLH | Na de retard de propagation, NOTA: au nY | CL = 15 PF ; VCC = 5 V | 7 | 10 | NS |
| Ci | capacité d'entrée | 3,5 | 3,5 | PF | |
| DPC | capacité de dissipation de puissance par porte | notes 1 et 2 | 22 | 22 | PF |
Notes
1. La DPC est employée pour déterminer la dissipation de puissance dynamique (palladium dans le µW).
× VCC de palladium = de DPC × de 2 × fi N + Σ (× 2 FO de × VCC de CL) où :
fréquence de fi = d'entrée dans le mégahertz ;
fréquence des FO = de la sortie dans le mégahertz ;
Capacité de charge de CL = de sortie dans le PF ;
VCC = tension d'alimentation en volts ;
N = sorties de changement de charge totale ;
Σ (× FO de × VCC2 de CL) = somme des sorties.
2. Pour 74HC00 la condition est VI = la terre à VCC.
Pour 74HCT00 la condition est VI = la terre VCC au − 1,5 V.
Brochage Fig.1 DIP14, SO14 et (T) SSOP14.
Brochage Fig.2 DHVQFN14. Diagramme de logique Fig.3 (une porte).
Diagramme de la fonction Fig.4. Symbole de logique du CEI Fig.5.