AT91SAM7X128-AU a intégré la puce de circuit intégré de composants

Offre courante (vente chaude)

Description de produit
AT91SAM7X512 AT91SAM7X256 AT91SAM7X128

Caractéristiques
• Incorpore le processeur d'ARM7TDMI® ARM® Thumb®
– Architecture à 32 bits performante de RISC
– Jeu d'instructions de 16 bits à haute densité

• Chef dans MIPS/Watt
– L'émulation en circuit d'EmbeddedICE™, corrigent l'appui de voie de transmission

• Éclair ultra-rapide interne
– 512 K bytes (AT91SAM7X512) ont organisé à deux banques de 1024 pages de 256 octets (d'à double niveau)
– 256 K bytes (AT91SAM7X256) ont organisé en 1024 des pages de 256 octets (l'avion simple)
– 128 K bytes (AT91SAM7X128) ont organisé en 512 pages de 256 octets (l'avion simple)

• Cycle simple Access à jusqu'à 30 mégahertz en états de pire cas
• Exécution de linéarisation d'instruction de pouce de tampon de Prefetch à la vitesse maximale
• Temps de programmation de page : Mme 6, y compris l'Automatique-effacement de page, plein temps d'effacement : Mme 15

• 10 000 écrivez les cycles, capacité de dix ans de conservation de données, capacités de serrure de secteur, peu instantané de sécurité
• Interface de programmation instantanée rapide pour la production à fort débit

• SRAM ultra-rapide interne, Simple-cycle Access à la vitesse maximale
– 128 K bytes (AT91SAM7X512)
– 64 K bytes (AT91SAM7X256)
– 32 K bytes (AT91SAM7X128)

• Contrôleur de mémoire (MC)
– Contrôleur instantané incorporé, statut d'arrêt et détection de désalignement

• Contrôleur de remise (RSTC)
– Basé dessus Puissance-sur les cellules remises à zéro et le détecteur calibré à l'usine de basse puissance d'arrêt partiel
– Fournit la formation "Reset" externe de signal et le statut de source de remise

• Le générateur à horloge (CKGR)
– Oscillateur de basse puissance de RC, oscillateur de Sur-puce de 3 à 20 mégahertz et un PLL

• Contrôleur de gestion de puissance (PMC)
– Capacités d'optimisation de puissance, y compris le mode d'horloge lent (vers le bas à 500 hertz) et le mode inactivité
– Quatre signaux d'horloge externes programmables

• Contrôleur d'interruption avancé (AIC)
– Individuellement Maskable, priorité niveau du huit, sources d'interruption dirigée
– Deux sources d'interruption externe et une source rapide d'interruption, fausse interruption se sont protégées

• Corrigez l'unité (DBGU)
– UART à 2 fils et soutien d'interruption de voie de transmission Debug,
Prévention programmable d'Access de GLACE

• Rythmeur périodique (PUITS)
– compteur programmable de 20 bits plus le compteur d'intervalle mordu par 12

• Chien de garde de Windowed (WDT)
– le bit 12 clé-a protégé le compteur programmable
– Fournit des signaux de remise ou d'interruption au système
– Contre peut être arrêté tandis que le processeur est corrigent dedans l'état ou en mode inactivité

• Minuterie en temps réel (RTT)
– compteur relaxé à 32 bits avec l'alarme
– Coule de l'oscillateur interne de RC

• Deux contrôleurs d'entrée-sortie parallèles (Pio)
– Soixante-deux lignes programmables d'entrée-sortie multiplexées avec jusqu'à deux I/Os périphériques
– Entrez la capacité d'interruption de changement sur chaque ligne d'entrée-sortie
– Ouvert-drain individuellement programmable, résistance cabreuse et sortie synchrone

• Treize canaux du contrôleur DMA de périphérique (PDC)
• Un port à toute vitesse de dispositif d'USB 2,0 (12 Mbits par seconde)
– émetteur-récepteur de Sur-puce, 1352 octet FIFOs intégré configurable

• Une base-T de MAC 10/100 d'Ethernet
– Interface indépendante de médias (MII) ou interface indépendante réduite de médias (RMII)
– 28 octet intégré FIFOs et canaux d'accès direct à la mémoire consacrés pour Transmit et Receive

• Une part 2.0A et partie 2.0B conforme PEUVENT contrôleur
– Huit boîtes aux lettres Plein-programmables d'objet de message, compteur de 16 bits de groupe date/heure

• Un contrôleur périodique synchrone (SSC)
– Horloge indépendante et signaux de synchronisation de cadre pour chaque récepteur et émetteur
– J'appui d'interface analogique du ² S, appui de multiplex de répartition temporelle
– Capacités ultra-rapides de train de données de données continues avec le transfert des données à 32 bits

• Deux récepteurs -émetteurs synchrones/asynchrones universels (USART)
– Baud Rate Generator individuel, modulation d'IrDA®/démodulation infrarouges
– Soutien d'ISO7816 T0/T1 Smart Card, poignée de main de matériel, appui RS485
– Appui total de ligne modem sur USART1

• Deux Serial Peripheral Interfaces master/slave (SPI)
– 8 - à la longueur de données programmable de 16 bits, quatre Chip Selects périphérique externe

• Un minuterie de Trois-canal/compteur de 16 bits (comité technique)
– Trois entrées d'horloge externes, deux bornes universelles d'entrée-sortie par Manche
– Double génération de PWM, capture/mode de forme d'onde, capacité haut/bas

• Un contrôleur de 16 bits de quatre canaux de modulation de largeur de puissance (PWMC)
• Une interface à deux fils (TWI)
– L'appui principal de mode seulement, tous Atmel à deux fils EEPROMs et les dispositifs compatibles d'I2 C ont soutenu

• Un 8 convertisseur analogique-numérique de bit du canal 10, quatre canaux a multiplexé avec Digital I/Os
• Aide de botte de SAM-BA™
– Programme de botte de défaut
– Interface avec l'interface utilisateurs graphique de SAMBA

• Balayage de frontière d'IEEE® 1149,1 JTAG sur toutes les goupilles de Digital
• 5V-tolerant I/Os, y compris quatre lignes à forte intensité d'entrée-sortie de lecteur, jusqu'à 16 mA pièce

• Alimentations d'énergie
– Régulateur 1.8V incorporé, élaborant à 100 mA pour le noyau et les composants externes
– l'entrée-sortie de 3.3V VDDIO raye l'alimentation d'énergie, alimentation d'énergie instantanée indépendante de 3.3V VDDFLASH
– alimentation d'énergie de noyau de 1.8V VDDCORE avec le détecteur d'arrêt partiel

• Opération entièrement statique : Jusqu'à 55 mégahertz aux états du pire cas 1.65V et 85°C
• Disponible en 100 vert de l'avance LQFP et 100 paquets de vert de la boule TFBGA

Schéma fonctionnel AT91SAM7X512/256/128