Envoyer le message
Maison > produits > Puces de circuits intégrés > 16 la Manche 1 MSPS 12-Bit CDA avec le compteur séquentiel dans 28-Lead TSSOP AD7490BRUZ

16 la Manche 1 MSPS 12-Bit CDA avec le compteur séquentiel dans 28-Lead TSSOP AD7490BRUZ

fabricant:
Produit de fabrication
Description:
Le convertisseur analogique-numérique 16 de 12 bits a entré 1 SAR 28-TSSOP
Catégorie:
Puces de circuits intégrés
Prix:
Negotiate
Méthode de paiement:
T/T, Western Union, Paypal
Caractéristiques
VDD à la terre:
V de −0.3 V à +7
VDRIVE à la terre:
−0.3 V à VDD + 0,3 V
Tension d'entrée analogique à la terre:
−0.3 V à VDD + 0,3 V
Tension d'entrée de Digital à la terre:
V de −0.3 V à +7
Tension de sortie numérique à la terre:
−0.3 V à VDD + 0,3 V
REFIN à la terre:
−0.3 V à VDD + 0,3 V
Courant d'entrée à tout Pin Except Supplies 1:
±10 mA
Température ambiante de température de stockage:
−65°C à +150°C
Point culminant:

electronic chip board

,

electronic components ic

Introduction

16-Channel, 1 MSPS, 12-Bit CDA avec le compteur séquentiel dans 28-Lead TSSOP

CARACTÉRISTIQUES

Vitesse rapide de sortie : 1 MSPS

Spécifique pour VDD de 2,7 V à 5,25 V

Puissance faible aux taux de sortie de maximum

maximum de 5,4 mW au kSPS 870 avec 3 approvisionnements de V

maximum de 12,5 mW à 1 MSPS avec 5 approvisionnements de V

16 entrées (assymétriques) avec le compteur séquentiel

Grande largeur de bande d'entrée

69,5 DB SNR à 50 kilohertz de fréquence d'entrée

Puissance flexible/gestion périodique de la fréquence d'horloge

Aucun retards de canalisation

Interface série à grande vitesse, SPI/QSPI™/MICROWIRE™/DSP compatible

Plein mode d'arrêt : 0,5 maximum de µA

28-lead TSSOP et 32 paquets de l'avance LFCSP

SCHÉMA FONCTIONNEL FONCTIONNEL

DESCRIPTION GÉNÉRALE

L'AD7490 est des 12 grandes vitesses mordues, puissance faible, 16 le canal, l'approximation successive CDA. La pièce fonctionne alimentation à partir 2,7 de V simple à de 5,25 V d'énergie et taux de sortie de caractéristiques jusqu'à 1 MSPS. La pièce contient un amplificateur à faible bruit et large de voie-et-prise de largeur de bande qui peut manipuler des fréquences d'entrée au-dessus de 1 mégahertz.

Le processus de conversion et les par acquisition de données sont commandés utilisant le CS et le signal d'horloge périodique, permettant au dispositif de se connecter par interface facilement aux microprocesseurs ou au DSPs. Le signal d'entrée est prélevé sur le bord en baisse du CS, et la conversion est également lancée en ce moment. Il n'y a aucun retard de canalisation lié à la cloison.

L'AD7490 emploie des techniques de conception avancées pour réaliser la dissipation de puissance faible très aux taux élevés de sortie. Pour des taux de sortie de maximum, l'AD7490 consomme juste 1,8 mA avec 3 approvisionnements de V, et 2,5 mA avec 5 approvisionnements de V.

En plaçant le peu approprié dans le compteur d'instruction, la gamme d'entrée analogique pour la pièce peut être choisie pour être des 0 V à entrée de REFIN ou des 0 V à 2 entrée du × REFIN, avec l'un ou l'autre de codage de sortie de binaire droite ou de deux compléments. L'AD7490 comporte 16 entrées analogiques assymétriques avec un compteur séquentiel de canal pour permettre à une sélection préprogrammée des canaux d'être converti séquentiellement. Le temps de conversion est déterminé par la fréquence de SCLK parce que ceci est également employé comme horloge principale pour commander la conversion.

L'AD7490 est disponible dans 32 une avance LFCSP et 28 un paquet de l'avance TSSOP.

POINTS CULMINANTS DE PRODUIT

1. L'AD7490 offre des taux de jusqu'à 1 sortie de MSPS. À la sortie maximum avec 3 approvisionnements de V, l'AD7490

absorbe juste 5,4 mW de puissance.

2. Un ordre des canaux peut être choisi, par lesquels les cycles AD7490 et les convertis.

3. L'AD7490 fonctionne à partir 2,7 d'un approvisionnement de V simple à de 5,25 V. La fonction de VDRIVE permet l'interface série

pour se relier directement à l'indépendant de non plus 3 V ou de 5 systèmes de processeurs de V de VDD.

4. Le taux de conversion est déterminé par l'horloge périodique, accordant le temps de conversion être réduit

l'augmentation périodique de la fréquence d'horloge. La pièce comporte également de divers modes d'arrêt pour maximiser l'efficacité de puissance

aux taux inférieurs de sortie. La puissance est 0,5 µA, maximum, quand pendant le plein arrêt.

5. La pièce comporte une approximation successive standard CDA avec le contrôle précis de l'instant d'échantillonnage par l'intermédiaire de

une entrée de CS et une fois outre de contrôle de conversion.

VENTRES de CAPACITÉS ABSOLUES = 25°C, sauf indication contraire.

Paramètre Estimation

VDD à la terre V de −0.3 V à +7

VDRIVE à la terre −0.3 V à VDD + 0,3 V

Tension d'entrée analogique à la terre −0.3 V à VDD + 0,3 V

Tension d'entrée de Digital à la terre V de −0.3 V à +7

Tension de sortie numérique à la terre −0.3 V à VDD + 0,3 V

REFIN à la terre −0.3 V à VDD + 0,3 V

Courant d'entrée à tout Pin Except Supplies 1 ±10 mA

Chaînes de température de fonctionnement

Commercial (version de B) −40°C à +85°C

Température ambiante de température de stockage −65°C à +150°C

La température de jonction 150°C

LFCSP, paquet de TSSOP, dissipation de puissance 450 mW

impédance thermique de θJA 108.2°C/W (LFCSP)

97.9°C/W (TSSOP)

impédance thermique de θJC 32.71°C/W (LFCSP)

14°C/W (TSSOP)

La température d'avance, soudant

Phase vapeur (sec 60) 215°C

Infrarouge (sec 15) 220°C

ESD 1 kilovolt

Les courants 1 passagers de jusqu'à 100 mA ne causent pas le verrou- de thyristor.

Les efforts au-dessus de ceux énumérés sous des capacités absolues peuvent endommager permanent le dispositif. C'est un effort évaluant seulement ; l'opération fonctionnelle du dispositif à ces derniers ou d'aucune autre condition au-dessus de ceux indiqués dans la section opérationnelle de ces spécifications n'est pas impliquée. L'exposition aux conditions de capacité absolue pendant des périodes prolongées peut affecter la fiabilité de dispositif.

BROCHAGES ET DESCRIPTIONS DE FONCTION

Pin Function Descriptions

Pin No.

TSSOP LFCSP Mnémonique Description

20 18 CS Chip Select. Basse entrée active de logique. Cette entrée fournit le double

fonction de lancer des conversions sur l'AD7490 et également

encadre le transfert des données périodique.

23 21 REFIN La référence a entré pour l'AD7490. Une référence externe doit

soyez appliqué à cette entrée. La gamme de tension pour l'externe

la référence est le ± 1% de 2,5 V pour la représentation spécifique.

22 20 VDD L'alimentation d'énergie a entré. La gamme de VDD pour l'AD7490 est de

2,7 V à 5,25 V. Pour les 0 V à 2 la gamme du × REFIN, VDD devrait

soyez de 4,75 V à 5,25 V.

14, 21, 24 12, 19, 22 AGND La terre analogue. Point de référence au sol pour tous les circuits sur

AD7490. Tous les signaux entrée analogue/numérique et externe

le signal de référence devrait être mentionné cette tension d'AGND.

Toutes les goupilles d'AGND devraient être reliées ensemble.

13 à 5, 11 à 9, VIN 0 à VIN 15 Entrée analogique 0 par l'entrée analogique 15. Seize assymétriques

3 à 1, 7 à 2, canaux d'entrée analogique qui sont multiplexés dans sur la puce

28 à 25 31 à 26, voie-et-prise. Le canal d'entrée analogique à convertir est

24 choisi à l'aide du peu ADD3 d'adresse par ADD0 de

le compteur d'instruction. Le peu d'adresse, en même temps que

Le peu SEQ et d'OMBRE, permet au registre d'ordre d'être

programmé. La gamme d'entrée pour tous les canaux d'entrée peut

étendez-vous de 0 V à de REFIN ou de 0 V 2 au × REFIN comme choisi

par l'intermédiaire du peu de GAMME dans le compteur d'instruction. Toute entrée inutilisée

des canaux devraient être reliés à AGND pour éviter le bruit

collecte.

19 17 DIN Données dedans. Entrée de logique. Données à écrire au compteur d'instruction

de l'AD7490 est fourni sur cette entrée et est synchronisé dans

le registre sur le bord en baisse de SCLK (voyez le contrôle

Section de registre).

15 13 DOUT Données. Sortie de logique. Le résultat de conversion du

AD7490 est fourni sur cette sortie comme train de données de données périodiques.

Le peu est synchronisé sur le bord en baisse du SCLK

entrée. Le train de données de données se compose de quatre bits d'adresse

indiquant quel canal le résultat de conversion correspond

à, suivi des 12 bits des données de conversion, qui sont

fourni par MSB d'abord. Le codage de sortie peut être choisi As

binaire droite ou complément deux par l'intermédiaire du peu de CODAGE dedans

le compteur d'instruction.

16 14 SCLK Horloge périodique. Entrée de logique. SCLK fournit l'horloge périodique pour

données de accès de la cloison. Cette entrée d'horloge est également employée

comme source d'horloge pour le processus de conversion du

AD7490.

17 15 VDRIVE L'alimentation d'énergie de logique a entré. La tension assurée à cette goupille

détermine à quelle tension l'interface série du

AD7490 fonctionne.

NON-DÉTERMINÉ PE EPAD Protection exposée. Connect a exposé la protection à la terre.

PRODUITS CONNEXES
Image partie # Description
Mémoire instantanée NOUVELLES ET ORIGINALES ACTIONS d'IC de CPC5622A

Mémoire instantanée NOUVELLES ET ORIGINALES ACTIONS d'IC de CPC5622A

Telecom IC Data Access Arrangement (DAA) 32-SOIC
SP706REN-L/TR Circuits intégrés électroniques

SP706REN-L/TR Circuits intégrés électroniques

Supervisor 1 Channel 8-SOIC
ISD2590P Puces électroniques à puce unique

ISD2590P Puces électroniques à puce unique

Voice Record/Playback IC Multiple Message 90 Sec Pushbutton 28-DIP
Émetteur simple de SP3485CN-L/TR 3.3V 10Mbps SOIC8

Émetteur simple de SP3485CN-L/TR 3.3V 10Mbps SOIC8

1/1 Transceiver Half RS422, RS485 8-SOIC
74HCT245D circuit intégré Chip Transceiver Non Inverting 1 bit de l'élément 8

74HCT245D circuit intégré Chip Transceiver Non Inverting 1 bit de l'élément 8

Transceiver, Non-Inverting 1 Element 8 Bit per Element 3-State Output 20-SOIC
Module de décodeur de MT8870 DTMF, module audio de composition de décodeur de contrôle de téléphone

Module de décodeur de MT8870 DTMF, module audio de composition de décodeur de contrôle de téléphone

IC TELECOM INTERFACE 18SOIC
NOUVELLES ET ORIGINALES ACTIONS DE CS4345-CZZR

NOUVELLES ET ORIGINALES ACTIONS DE CS4345-CZZR

DAC, Audio 24 b 192k SPI 10-TSSOP
P80C32X2BA 80C51 Chips de circuits intégrés programmables, circuits intégrés numériques communs de la famille des microcontrôleurs 8 bits

P80C32X2BA 80C51 Chips de circuits intégrés programmables, circuits intégrés numériques communs de la famille des microcontrôleurs 8 bits

P80C32 - 80C51 8-BIT MICROCONTRO
THC63LVD104C Nouveau et original

THC63LVD104C Nouveau et original

784Mbps Deserializer 5 Input 35 Output 64-TQFP (10x10)
FT4232HL-REEL mémoire flash IC Nouveau et original

FT4232HL-REEL mémoire flash IC Nouveau et original

USB Bridge, USB to UART USB 2.0 UART Interface 64-LQFP (10x10)
Envoyez le RFQ
Courant:
MOQ:
10pcs