LPC1778FBD144K TQFP-144 Puce IC programmable Circuit intégré Puce IC Electronics

LPC178x/7x

Microcontrôleur ARM Cortex-M3 32 bits ;jusqu'à 512 ko de mémoire flash et 96 ko de SRAM ;Périphérique USB/Hôte/OTG ;Ethernet ;LCD ;CEM

1. Descriptif général

Le LPC178x/7x est un microcontrôleur basé sur ARM Cortex-M3 pour les applications embarquées nécessitant un haut niveau d'intégration et une faible dissipation de puissance.Le Cortex-M3 est un cœur de nouvelle génération qui offre de meilleures performances que l'ARM7 à la même fréquence d'horloge et d'autres améliorations du système telles que des fonctionnalités de débogage modernisées et un niveau supérieur d'intégration des blocs de support.Le processeur Cortex-M3 intègre un pipeline à 3 étages et possède une architecture Harvard avec des bus d'instructions et de données locaux séparés, ainsi qu'un troisième bus avec des performances légèrement inférieures pour les périphériques.Le processeur Cortex-M3 comprend également une unité de prélecture interne qui prend en charge les branches spéculatives.Le LPC178x/7x ajoute un accélérateur de mémoire flash spécialisé pour obtenir des performances optimales lors de l'exécution de code à partir du flash.Le LPC178x/7x est conçu pour fonctionner jusqu'à 120 MHz de fréquence CPU.Le complément périphérique du LPC178x/7x comprend jusqu'à 512 Ko de mémoire de programme flash, jusqu'à 96 Ko de mémoire de données SRAM, jusqu'à 4032 octets de mémoire de données EEPROM, contrôleur de mémoire externe (EMC), LCD (LPC178x uniquement), Ethernet , USB Device/Host/OTG, un contrôleur DMA à usage général, cinq UART, trois contrôleurs SSP, trois interfaces de bus I2C, un ADC 12 bits à huit canaux, un DAC 10 bits, une interface d'encodeur en quadrature, quatre généraux temporisateurs à usage général, deux PWM à usage général avec six sorties chacun et un PWM de commande de moteur, un RTC ultra-basse consommation avec alimentation par batterie séparée et enregistreur d'événements, un temporisateur de chien de garde fenêtré, un moteur de calcul CRC, jusqu'à 165 broches d'E/S à usage général , et plus.Le brochage du LPC178x/7x est destiné à permettre la compatibilité de la fonction de broche avec le LPC24xx et le LPC23xx.

2. Caractéristiques et avantages

 Remplacement fonctionnel des appareils des familles LPC23xx et 24xx.

 Système :  Processeur ARM Cortex-M3, fonctionnant à des fréquences allant jusqu'à 120 MHz.Une unité de protection de la mémoire (MPU) prenant en charge huit régions est incluse. Contrôleur d'interruption vectorielle imbriqué (NVIC) intégré à ARM Cortex-M3. L'interconnexion matricielle AHB multicouche fournit un bus séparé pour chaque maître AHB.Les maîtres AHB incluent le CPU et le contrôleur DMA à usage général.Cette interconnexion permet une communication sans délai d'arbitrage, sauf si deux maîtres tentent d'accéder au même esclave en même temps. Le bus APB divisé permet un débit plus élevé avec moins de décrochages entre le CPU et le DMA.Un seul niveau de mise en mémoire tampon d'écriture permet au processeur de continuer sans attendre la fin des écritures APB si l'APB n'était pas déjà occupé. Temporisateur système Cortex-M3, y compris une option d'entrée d'horloge externe. Interface de test/débogage JTAG standard ainsi que les options Serial Wire Debug et Serial WireTrace Port. Le module de trace d'émulation prend en charge la trace en temps réel. Balayage des limites pour un test de carte simplifié. Entrée d'interruption non masquable (NMI). Mémoire :  512 Ko de mémoire de programme flash sur puce avec capacités de programmation intégrée au système (ISP) et de programmation intégrée à l'application (IAP).La combinaison d'un accélérateur de mémoire flash amélioré et de l'emplacement de la mémoire flash sur le bus de code/données local de l'unité centrale offre des performances de code élevées à partir de la mémoire flash. La SRAM sur puce de 96 ko comprend : 64 ko de SRAM sur le CPU avec un code local/bus de données pour un accès CPU hautes performances.Deux blocs SRAM de 16 Ko avec des chemins d'accès séparés pour un débit plus élevé.Ces blocs SRAM peuvent être utilisés pour la mémoire DMA ainsi que pour le stockage d'instructions et de données à usage général. EEPROM sur puce de 4032 octets. Contrôleur LCD, prenant en charge les écrans Super-Twisted Nematic (STN) et Thin-Film Transistors (TFT). Contrôleur DMA dédié. Résolution d'affichage sélectionnable (jusqu'à 1024  768 pixels). Prend en charge le mode couleurs vraies jusqu'à 24 bits.

Une partie de la liste des stocks