REGISTRE A DECALAGE POWER LOGIC 8 BITS cree cxb 3590 TPIC6C596DRG4

TPIC6C596DRG4 POWER LOGIC 8-BIT SHIFT REGISTRE cree cxb 3590

► rDS faible (activé) ...Type 7 Ω

► Énergie Avalanche ...30 mJ

► Huit sorties de transistor DMOS de puissance de courant continu de 100 mA

►Capacité de limitation de courant de 250 mA

►Protection ESD ...2500V

►Tension de serrage de sortie...33V

► Mise en cascade améliorée pour plusieurs étapes

►Tous les registres effacés avec une seule entrée

►Faible consommation d'énergie

description

Le TPIC6C596 est un registre à décalage 8 bits monolithique, à moyenne tension et à faible courant, conçu pour être utilisé dans des systèmes nécessitant une puissance de charge relativement modérée, tels que les LED.L'appareil contient une pince de tension intégrée sur les sorties pour la protection contre les transitoires inductifs.Les applications de commande de puissance incluent les relais, les solénoïdes et d'autres charges à faible courant ou moyenne tension.

Ce périphérique contient un registre à décalage à entrée série et sortie parallèle 8 bits qui alimente un registre de stockage de type D 8 bits.Les données sont transférées via les registres à décalage et de stockage sur le front montant de l'horloge du registre à décalage (SRCK) et de l'horloge du registre (RCK), respectivement.Le registre de stockage transfère les données vers le tampon de sortie lorsque l'effacement du registre à décalage (CLR) est haut.Lorsque CLR est bas, tous les registres du périphérique sont effacés.Lorsque l'activation de sortie (G) est maintenue à l'état haut, toutes les données dans les tampons de sortie sont maintenues à l'état bas et toutes les sorties de drain sont désactivées.Lorsque G est maintenu bas, les données du registre de stockage sont transparentes pour les tampons de sortie.Lorsque les données dans les tampons de sortie sont faibles, les sorties du transistor DMOS sont désactivées.Lorsque les données sont élevées, les sorties du transistor DMOS ont une capacité de courant absorbé.La sortie série (SER OUT) est cadencée hors de l'appareil sur le front descendant de SRCK pour fournir un temps de maintien supplémentaire pour les applications en cascade.Cela fournira des performances améliorées pour les applications où les signaux d'horloge peuvent être faussés, les appareils ne sont pas situés les uns à côté des autres ou le système doit tolérer les interférences électromagnétiques.

Cet appareil contient des circuits pour protéger ses entrées et ses sorties contre les dommages dus aux tensions statiques élevées ou aux champs électrostatiques.Ces circuits ont été qualifiés pour protéger cet appareil contre les décharges électrostatiques (ESD) jusqu'à 2 kV selon MIL-STD-883C, méthode 3015 ;cependant, il est conseillé de prendre des précautions pour éviter l'application de toute tension supérieure aux tensions nominales maximales à ces circuits à haute impédance.Pendant le stockage ou la manipulation, les câbles de l'appareil doivent être court-circuités ou l'appareil doit être placé dans de la mousse conductrice.Dans un circuit, les entrées inutilisées doivent toujours être connectées à un niveau de tension logique approprié, de préférence VCC ou la masse.Des directives spécifiques pour la manipulation des dispositifs de ce type sont contenues dans la publication Guidelines for Handling Electrostatic-Discharge-Sensitive (ESDS) Devices and Assemblys disponible auprès de Texas Instruments.

LISTE DES STOCKS