Compteur de décennie synchrone préréglable de BCD, remise asynchrone 74HCT160D, 652
electronics ic chip
,integrated circuit ic
CARACTÉRISTIQUES
• Compte et chargement synchrones
• Compte deux permettre des entrées pour cascader de n-peu
• le Positif-bord a déclenché l'horloge
• Remise asynchrone
• Capacité de sortie : norme
• Catégorie ICC : MSI
DESCRIPTION GÉNÉRALE
Les 74HC/HCT160 sont les dispositifs ultra-rapides de la SI-porte CMOS et sont goupille compatible avec la puissance faible Schottky TTL (LSTTL). Ils sont spécifiés conformément à no. standard 7A de JEDEC.
Les 74HC/HCT160 sont des compteurs de décennie préréglables synchrones qui comportent une lecture anticipée interne pour porter et peuvent être employés pour le compte ultra-rapide. L'opération synchrone est fournie en faisant synchroniser toutes les bascules simultanément sur le bord positif-allant de l'horloge (CP).
Les sorties (Q0 à Q3) des compteurs peuvent être préréglées à un HAUT ou de bas niveau. Un de bas niveau au parallèle permet l'entrée (PE) désactive l'action de compte et cause les données aux entrées de données (D0 à D3) d'être chargées dans le compteur sur le bord positif-allant de l'horloge (fournissant que l'installation et tenir des conditions en temps pour le PE sont rencontrées). Le préréglage a lieu indépendamment des niveaux au compte permettent des entrées (CÈPE et CET).
Un de bas niveau à l'entrée remise à zéro principale (M.) place chacune des quatre sorties des bascules (Q0 à Q3) à de bas niveau indépendamment des niveaux aux entrées de CP, de PE, de CET et de CÈPE (fournissant de ce fait une fonction claire asynchrone).
La lecture anticipée portent simplifie cascader périodique des compteurs. Le compte permettent des entrées (CÈPE et CET) doit être HAUT pour compter. L'entrée de CET est alimentée en avant pour permettre la sortie terminale de compte (comité technique). La sortie de comité technique a ainsi permis produira une impulsion à haute production d'une durée approximativement égale à un résultat de haut niveau de Q0. Cette impulsion peut être employée pour permettre la prochaine étape cascadée.
La fréquence du signal d'horloge maximum pour les compteurs cascadés est déterminée par le CP au retard de propagation de comité technique et le CÈPE au temps installé de CP, selon la formule suivante :
fmax = 1/t P (maximum) (CP au comité technique) + tSU (CÈPE au CP)
DESCRIPTION DE PIN
| PIN NON. | SYMBOLE | NOM ET FONCTION |
|
1 2 3, 4, 5, 6 7 8 9 10 14, 13, 12, 11 15 16 |
M. CP D0 à D3 CÈPE LA terre PE CET Q0 à Q3 Comité technique VCC |
remise principale asynchrone (le BAS actif) entrée d'horloge (À HAUTEUR basse, déclenché par front d'impulsion) entrées de données le compte permettent l'entrée la terre (0 V) le parallèle permettent l'entrée (le BAS actif) compte permettre de porter l'entrée sorties de bascule sortie terminale de compte tension d'alimentation positive |
N74F07N, ACTIONS IC de puce électronique de 602 NOUVELLES ET ORIGINALES
N74F193N, ACTIONS IC de puce électronique de 602 NOUVELLES ET ORIGINALES
74ABT240D, 602 STOCK NOUVEAU ET ORIGINAL
| Image | partie # | Description | |
|---|---|---|---|
|
|
N74F07N, ACTIONS IC de puce électronique de 602 NOUVELLES ET ORIGINALES |
Buffer, Non-Inverting 6 Element 1 Bit per Element Open Collector Output 14-DIP
|
|
|
|
N74F193N, ACTIONS IC de puce électronique de 602 NOUVELLES ET ORIGINALES |
Counter IC Binary Counter 1 Element 4 Bit Positive Edge 16-DIP
|
|
|
|
74ABT240D, 602 STOCK NOUVEAU ET ORIGINAL |
Buffer, Inverting 2 Element 4 Bit per Element 3-State Output 20-SO
|