Horloge de vague de place du tampon 2Ch d'horloge d'ICS de minuterie d'horloge de CDC3RL02YFPR/à-place de sinus
timer ic chip
,time delay ic chip
Horloge de vague de place du tampon 2Ch d'horloge d'ICS de minuterie d'horloge de CDC3RL02YFPR/à-place de sinus
Caractéristiques 1
- Bas bruit additif :
-
– – 149 dBc/Hz à 10-kHz ont compensé le bruit de phase
-
– frousse de sortie de 0,37 picosecondes (RMS)
-
Taux de groupe limité de sortie pour EMI Reduction (1 - au temps de hausse de 5 NS/automne pour 10-pF à charges 50-pF)
-
Réflexion adaptative de contrôles d'étape de sortie
-
Approvisionnement extérieurement disponible réglé de l'entrée-sortie 1.8-V
-
Ultra-petite 8 bosse YFP lancement WCSP (0,8 millimètres de 0,4 millimètres de × 1,6 millimètres)
2 applications
-
Téléphones mobiles
-
Systèmes de localisation mondiaux (GPS)
-
LAN sans fil
-
Radio de FM
-
WiMax
-
W-BT
Description 3
Le CDC3RL02 est un tampon à deux voies de sortance d'horloge et est idéal pour l'usage dans le fin-équipement portatif, tel que les téléphones portables, qui exigent l'amortissement d'horloge avec des capacités additives minimales de bruit et de sortance de phase. Il protège une horloge principale simple, telle qu'un oscillateur à cristal à température compensée (TCXO) aux périphériques multiples. Le dispositif a deux entrées de demande d'horloge (CLK_REQ1 et CLK_REQ2), qui permettent un résultat d'horloge simple.
Le CDC3RL02 accepte la place ou les ondes sinusoïdales à l'entrée d'horloge principale (MCLK_IN), éliminant le besoin de condensateur d'accouplement à C.A. Plus petite onde sinusoïdale acceptable est un signal 0.3-V (de crête à crête). CDC3RL02 a été conçu pour offrir le biais de canal en canal minimal, la frousse additive de sortie, et le bruit additif de phase. L'offre adaptative de tampons de sortie d'horloge a commandé taux du groupe sur un grand choix de chargement capacitif qui réduit au minimum des émissions d'IEM, maintient l'intégrité du signal, et réduit au minimum la sonnerie provoquée par des réflexions de signal sur les lignes de distribution d'horloge.
Le CDC3RL02 a un régulateur de tension intégré de la Bas-baisse- (LDO) qui accepte des tensions d'entrée de 2,3 V à 5,5 V et produit 1,8 V, 50 mA. Cet approvisionnement 1.8-V est extérieurement disponible pour fournir la puissance réglée aux périphériques tels qu'un TCXO.
Le CDC3RL02 est offert dans un paquet de niveau de la puce-échelle de gaufrette de lancement de 0,4 millimètres (WCSP) (0,8 millimètres de × 1,6 millimètres) et est optimisé pour la consommation actuelle de réserve très basse.
L'information de dispositif
|
NUMÉRO DE LA PIÈCE |
PAQUET |
TAILLE DU CORPS (NOM) |
|
CDC3RL02 |
DSBGA (8) |
0,80 millimètres de × 1,60 millimètres |
W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G A MORDU Winbond TW SPI
PF48F4400P0VBQEK stock nouveau et original
Mémoire instantanée NOUVELLES ET ORIGINALES ACTIONS d'IC de DSPIC30F3011-30I/PT
NOUVELLES ET ORIGINALES ACTIONS D'IR2110PBF
Puce d'IC de mémoire instantanée de S25FL032P0XMFI010 SOP8 104MHz
Circuit intégré de mémoire de Spi de quadruple de BIT instantané périodique de la puce 3V 8M de W25Q80DVSNIG double
Module IRF520 du lecteur PWM Controlador de MOS Tube Field Effect Single-Chip
MAX485, RS485 module TTL RS-485 au module TTL à 485