Programme programmable de champ d'ICS de logique d'EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8N
logic integrated circuits
,programmable logic array ic
Programme programmable de champ d'ICS de logique d'EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8N
La puissance faible FPGAs
- Consommation de la puissance faible avec l'écoulement puissance-averti de basse puissance de technologie transformatrice de TSMC et de conception d'Altera®
-
L'opération de basse puissance offre les avantages suivants :
-
La vie de batterie prolongée pour des applications portatives et tenues dans la main
-
Coûts du système de refroidissement réduits ou éliminés
-
Opération dans les environnements thermique-contestés
-
-
Appui chaud-socketing d'opération
Dispositif de sécurité de conception
Les dispositifs du cyclone III LS offrent les dispositifs de sécurité suivants de conception :
-
Sécurité de configuration utilisant la norme avancée de chiffrage (AES) avec la clé volatile de 256 bits
-
Conduisant l'architecture optimisée pour l'écoulement de séparation de conception avec le logiciel de Quartus® II
■L'écoulement de séparation de conception réalise l'isolement physique et fonctionnel entre les séparations de conception
-
Capacité de désactiver le port externe de JTAG
-
Indicateur de cycle de la détection des erreurs (ED) à creuser
-
Fournit un passage ou échoue l'indicateur à chaque cycle d'ED
-
Fournit la visibilité au-dessus du changement intentionnel ou involontaire de la configuration
peu de mémoire à accès sélectif (FOURREZ)
-
-
La capacité d'exécuter le zeroization pour dégager le contenu de la logique de FPGA, FOURRENT, mémoire incluse, et clé d'AES
-
L'oscillateur interne permet des capacités de moniteur système et de contrôle de santé
Intégration de système accrue
-
Mémoire-à-logique et rapport élevés de multiplicateur-à-logique
-
Le compte élevé d'entrée-sortie, bas-et les dispositifs de milieu de gamme de densité pour l'entrée-sortie d'utilisateur ont contraint
applications
-
L'entrée-sortie réglable a massacré des taux pour améliorer l'intégrité du signal
-
Soutient des normes d'entrée-sortie telles que LVTTL, LVCMOS, SSTL, HSTL, PCI, PCI-X, LVPECL, autobus LVDS (BLVDS), LVDS, mini-LVDS, RSDS, et PPDS
-
Soutient la caractéristique de calibrage d'arrêt de sur-puce de multi-valeur (OCT.) pour éliminer des variations au-dessus du processus, de la tension, et de la température (PVT)
-
-
Quatre boucles à verrouillage déphasé (PLLs) par dispositif fournir la gestion et la synthèse robustes d'horloge pour la gestion d'horloge de dispositif, la gestion externe d'horloge système, et les interfaces d'entrée-sortie
-
Cinq sorties par PLL
-
Cascadable pour sauver I/Os, soulagez le cheminement de carte PCB, et réduisez la frousse
-
Dynamiquement reconfigurable pour changer le déphasage, la multiplication ou la division de fréquence, ou chacun des deux, et la fréquence d'entrée dans le système sans modifier le dispositif
-
-
Mise à jour de système distant sans aide d'un contrôleur externe
-
Circuits cycliques consacrés de contrôleur de code de redondance pour détecter le renversement de simple-événement
Questions (SEU)
-
Processeur incorporé par II de Nios® pour la famille de dispositif du cyclone III, le coût bas de offre et le coutume-ajustement inclus traitant des solutions
-