Réseau prédiffusé programmable de logique d'EP2S180F1020C3N de champ programmable d'ICS FPGA - Stratix II 8970 IOS des laboratoires 742
logic integrated circuits
,programmable logic array ic
Réseau prédiffusé programmable de logique d'EP2S180F1020C3N de champ programmable d'ICS FPGA - Stratix II 8970 IOS des laboratoires 742
Caractéristiques
-
15 600 à 179 400 LEs équivalent ; voir le tableau 1-1
-
Nouveau et innovateur module de logique adaptatif (ALM), le de base
le bloc constitutif de l'architecture de Stratix II, maximise la représentation
et efficacité d'utilisation de ressource
-
Jusqu'à 9 383 040 bits de RAM (1 172 880 octets) disponibles sans
réduction des ressources de logique
-
Mémoire de TriMatrix se composant de trois longueurs de bloc de RAM pour mettre en application
véritable mémoire à double accès et premiers- tampons (fifo) à système premier entré, premier sorti
-
Les blocs ultra-rapides de DSP fournissent l'exécution consacrée de
les multiplicateurs (à jusqu'à 450 mégahertz), multiplier-accumulent des fonctions, et
filtres finis de réponse d'impulsion (SAPIN)
-
Jusqu'à 16 horloges globales avec 24 ressources de synchronisation par région de dispositif
-
Les blocs de gestion d'horloge soutiennent le réseau dynamique d'horloge activer/,
qui permet à des réseaux d'horloge de mettre hors tension pour réduire la puissance
consommation en mode d'utilisateur
-
Jusqu'à 12 PLLs (quatre ont augmenté PLLs et huit PLLs rapide) par dispositif
fournissez le spectre étalé, la largeur de bande programmable, la reconfiguration commutée et en temps réel d'horloge de PLL, et la multiplication avancée et déphaseur
-
Soutien de nombreuses normes assymétriques et différentielles d'entrée-sortie
-
Appui différentiel ultra-rapide d'entrée-sortie avec des circuits de DPA pour 1-Gbps
représentation
-
Soutien d'autobus ultra-rapide de mise en réseau et de communications
normes comprenant RapidIO parallèle, SPI-4 phase 2 (POS-PHY
Technologie du niveau 4), du HyperTransportTM, et SFI-4
-
Soutien de mémoire externe ultra-rapide, y compris la RDA et le DDR2
SDRAM, RLDRAM II, QDR II SRAM, et DTS SDRAM
-
Soutien des megafunctions multiples de propriété intellectuelle de
Fonctions d'Altera MegaCore® et associés d'Altera Megafunction
Megafunctions du programme (AMPPSM)
-
Soutien de sécurité de conception utilisant le bitstream de configuration
chiffrage
-
Soutien des mises à jour de configuration à distance
|
Tableau 1-1. Caractéristiques de famille de Stratix II FPGA |
||||||
|
Caractéristique |
EP2S15 |
EP2S30 |
EP2S60 |
EP2S90 |
EP2S130 |
EP2S180 |
|
Aumône |
6 240 |
13 552 |
24 176 |
36 384 |
53 016 |
71 760 |
|
Tables de consultation adaptatives (ALUTs) (1) |
12 480 |
27 104 |
48 352 |
72 768 |
106 032 |
143 520 |
|
LEs équivalent (2) |
15 600 |
33 880 |
60 440 |
90 960 |
132 540 |
179 400 |
|
Blocs de M512 RAM |
104 |
202 |
329 |
488 |
699 |
930 |
|
Blocs de M4K RAM |
78 |
144 |
255 |
408 |
609 |
768 |
|
Blocs de M-RAM |
0 |
1 |
2 |
4 |
6 |
9 |
|
Peu total de RAM |
419 328 |
1 369 728 |
2 544 192 |
4 520 488 |
6 747 840 |
9 383 040 |
|
Blocs de DSP |
12 |
16 |
36 |
48 |
63 |
96 |
|
18-bit multiplicateurs mordus du × 18 (3) |
48 |
64 |
144 |
192 |
252 |
384 |
|
PLLs augmenté |
2 |
2 |
4 |
4 |
4 |
4 |
|
PLLs rapide |
4 |
4 |
8 |
8 |
8 |
8 |
|
Goupilles maximum d'entrée-sortie d'utilisateur |
366 |
500 |
718 |
902 |
1 126 |
1 170 |
W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G A MORDU Winbond TW SPI
PF48F4400P0VBQEK stock nouveau et original
Mémoire instantanée NOUVELLES ET ORIGINALES ACTIONS d'IC de DSPIC30F3011-30I/PT
NOUVELLES ET ORIGINALES ACTIONS D'IR2110PBF
Puce d'IC de mémoire instantanée de S25FL032P0XMFI010 SOP8 104MHz
Circuit intégré de mémoire de Spi de quadruple de BIT instantané périodique de la puce 3V 8M de W25Q80DVSNIG double
Module IRF520 du lecteur PWM Controlador de MOS Tube Field Effect Single-Chip
MAX485, RS485 module TTL RS-485 au module TTL à 485