PAGE 1,0 d'IC PMIC l'ETNA de gestion de chemin de puissance de TPS650940A0RSKR - PLATE-FORME d'APOLLO

PAGE 1,0 d'IC PMIC l'ETNA de gestion de chemin de puissance de TPS650940A0RSKR - PLATE-FORME d'APOLLO

Caractéristiques 1

• WideVIN rangefrom5.6Vto21V

• Tension de trois variable-sorties synchrone

  Contrôleurs dévolteurs avec la topologie de D-CAP2TM

  • – 5 A pour BUCK1 (VNN), 7 A pour BUCK6 (VDDQ),

    et 21 A pour BUCK2 (VCCGI) utilisant externe

    FETs pour des applications typiques

  • – Contrôle dynamique de la graduation de tension d'I2C (DVS)

    (0,5 V à 1,45 V dans étapes 10-mV) pour BUCK1 et

    BUCK2

  • – Tension OTP-programmable de sortie de défaut pour

    BUCK6 (VDDQ)

• Tension de trois variable-sorties synchrone

  Convertisseurs dévolteurs avec la topologie de DCS-contrôle et les capacités d'I2C DVS
  – VIN rangefrom4.5Vto5.5V
  – 3 A du courant de sortie pour BUCK3 (VCCRAM) – 2 A du courant de sortie pour BUCK4 (V1P8A) et

2 applications

• 2, 3, ou produits à piles de Li-ion des cellules 4-Series (NVDC ou Non-NVDC)

• conceptions à la force du mur, en particulier de l'approvisionnement 12-V

  • VTT LDO pour l'arrêt de mémoire de la RDA
  • Trois commutateurs de charge avec le contrôle de taux de groupe

  – Jusqu'à 400 mA de courant de sortie avec la chute de tension moins de 1,5% de la tension d'entrée nominale

  – RDSON < 96="" m=""> • Appuis d'interface d'I2C (adresse de dispositif 0x5E) :

  – Mode standard (100 kilohertz) – mode rapide (400 kilohertz)
  – Mode rapide plus (1 mégahertz)

  • Tablettes, UltrabookTM, et ordinateurs portables • PCs mobiles et dispositifs d'Internet mobiles

Description 3

Le dispositif TPS65094 est une solution d'un seul morceau, la puce intégrée pargestion (PMIC) a conçu spécifiquement pour les derniers processeurs d'IntelTM visés pour des comprimés, des ultrabooks, des carnets, des applications industrielles de PCs, et d'Internet-de-choses (IOT) utilisant des paquets de batterie du Li-ion 2S, 3S, ou 4S (NVDC ou architectures de puissance de non-NVDC), aussi bien que des applications à la force du mur. Le dispositif TPS65094 est utilisé pour les systèmes essentiels avec les rails de basse tension fusionnés pour la plus petite empreinte de pas et la solution puissance du système la plus peu coûteuse. Le dispositif TPS65094 fournit la solution complète de puissance basée sur les conceptions de référence d'Intel. Six régulateurs de tension dévolteurs très efficaces (VRs), un évier ou une source LDO (VTT), et un commutateur de charge sont commandés par la logique de mise sous tension pour fournir les rails appropriés de puissance, ordonnançant, et protection-y compris la puissance de la mémoire DDR3 et DDR4. La graduation dynamique de tension de soutien de deux régulateurs (BUCK1 et BUCK2) (DVS) pour le maximum efficacité-y compris le soutien du remplaçant relié. Les petits inducteurs et les condensateurs d'utilisation à haute fréquence de VRs pour réaliser une petite taille de solution. Une interface d'I2C permet le contrôle simple par un contrôleur embarqué (l'EC) ou par un système sur la puce (SoC).

Le PMIC vient dans un × de 8 millimètres 8 paquet de la simple-rangée VQFN de millimètre avec une protection thermique pour la bonnes dissipation et facilité thermiques du cheminement de conseil.

L'information de dispositif