LPC1765FBD100K Puce de circuit intégré IC Electronics 1.25A Régulateur de commutation à haut rendement

Microcontrôleur ARM Cortex-M3 32 bits LPC1766 ;Flash de 256 Ko et SRAM de 64 Ko avec Ethernet, USB 2.0 Host/Device/OTG, CAN, ADC 12 bits et DAC 10 bits

1. Descriptif général

Le LPC1766 est un microcontrôleur basé sur ARM Cortex-M3 pour les applications embarquées offrant un haut niveau d'intégration et une faible consommation d'énergie.L'ARM Cortex-M3 est un noyau de nouvelle génération qui offre des améliorations du système telles que des fonctionnalités de débogage améliorées et un niveau supérieur d'intégration des blocs de support.Le LPC1766 fonctionne à des fréquences CPU allant jusqu'à 80 MHz.Le processeur ARM Cortex-M3 intègre un pipeline à 3 étages et utilise une architecture Harvard avec des bus d'instructions et de données locaux séparés ainsi qu'un troisième bus pour les périphériques.Le processeur ARM Cortex-M3 comprend également une unité de prélecture interne qui prend en charge le branchement spéculatif.Le complément périphérique du LPC1766 comprend 256 Ko de mémoire flash, 64 Ko de mémoire de données, Ethernet MAC, interface USB Device/Host/OTG, contrôleur DMA à usage général à 8 canaux, 4 UART, 2 canaux CAN, 2 contrôleurs SSP, SPI interface, interfaces 3 I 2C, interface I2S 2 entrées plus 2 sorties, ADC 12 bits 8 canaux, DAC 10 bits, commande moteur PWM, interface d'encodeur en quadrature, 4 temporisateurs à usage général, PWM à usage général 6 sorties, ultra - RTC basse consommation avec alimentation par batterie séparée et jusqu'à 70 broches d'E/S à usage général.Le LPC1766 est compatible avec le microcontrôleur LPC2366 ARM7.

2. Caractéristiques

„ Processeur ARM Cortex-M3, fonctionnant à des fréquences allant jusqu'à 80 MHz.Une unité de protection de la mémoire (MPU) prenant en charge huit régions est incluse.„ Contrôleur d'interruption vectoriel imbriqué intégré ARM Cortex-M3 (NVIC).„ Mémoire de programmation flash intégrée de 256 ko.L'accélérateur de mémoire flash amélioré permet un fonctionnement à grande vitesse de 80 MHz sans aucun état d'attente.„ Programmation intégrée au système (ISP) et programmation intégrée à l'application (IAP) via le logiciel de chargeur de démarrage sur puce.„ La SRAM sur puce de 64 ko comprend : ‹ 32 ko de SRAM sur le CPU avec un code local/bus de données pour un accès CPU hautes performances.‹ Deux blocs SRAM de 16 Ko avec des chemins d'accès séparés pour un débit plus élevé.Ces blocs SRAM peuvent être utilisés pour la mémoire Ethernet, USB et DMA, ainsi que pour les instructions CPU à usage général et le stockage de données.

„ Contrôleur DMA à usage général à huit canaux (GPDMA) sur la matrice multicouche AHB pouvant être utilisé avec les périphériques SSP, I2S, UART, les convertisseurs analogique-numérique et numérique-analogique, les signaux de correspondance de minuterie et pour la mémoire transferts vers la mémoire.„ L'interconnexion matricielle AHB multicouche fournit un bus séparé pour chaque maître AHB.Les maîtres AHB incluent le processeur, le contrôleur DMA à usage général, le MAC Ethernet et l'interface USB.Cette interconnexion permet une communication sans retard d'arbitrage.„ Le bus APB divisé permet un débit élevé avec peu de décrochages entre le CPU et le DMA.„ Interfaces série : ‹ Ethernet MAC avec interface RMII et contrôleur DMA dédié.‹ Contrôleur d'appareil/hôte/OTG pleine vitesse USB 2.0 avec contrôleur DMA dédié et PHY sur puce pour les fonctions d'appareil, d'hôte et d'OTG.‹ Quatre UART avec génération de débit en bauds fractionnaire, FIFO interne, prise en charge DMA et prise en charge RS-485.Un UART dispose d'E/S de contrôle de modem et un UART prend en charge IrDA.‹ Contrôleur CAN 2.0B à deux canaux.‹ Contrôleur SPI avec communication synchrone, série, duplex intégral et longueur de données programmable.‹ Deux contrôleurs SSP avec FIFO et capacités multiprotocoles.Les interfaces SSP peuvent être utilisées avec le contrôleur GPDMA.‹ Deux interfaces de bus I2C prenant en charge le mode rapide avec un débit de données de 400 kbits/s avec reconnaissance d'adresses multiples et mode moniteur.‹ Une interface de bus I2C prenant en charge la spécification complète du bus I2C et le mode rapide plus avec un débit de données de 1 Mbit/s avec reconnaissance d'adresses multiples et mode moniteur.

I Interface 2S (Inter-IC Sound) pour entrée ou sortie audio numérique, avec contrôle de débit fractionnaire.L'interface I2S peut être utilisée avec le GPDMA.L'interface I2S prend en charge la transmission et la réception de données à 3 et 4 fils ainsi que l'entrée/la sortie de l'horloge principale.„ Autres périphériques : ‹ 70 broches d'E/S à usage général (GPIO) avec résistances pull-up/down configurables et un nouveau mode de fonctionnement à drain ouvert configurable.‹ Convertisseur analogique-numérique (ADC) 12 bits avec multiplexage d'entrée parmi huit broches, taux de conversion jusqu'à 1 MHz et plusieurs registres de résultats.Le CAN 12 bits peut être utilisé avec le contrôleur GPDMA.‹ Convertisseur numérique-analogique (DAC) 10 bits avec minuterie de conversion dédiée et prise en charge DMA.‹ Quatre temporisateurs/compteurs à usage général, avec un total de huit entrées de capture et dix sorties de comparaison.Chaque bloc de minuterie a une entrée de comptage externe et un support DMA.‹ Un PWM de commande de moteur avec prise en charge de la commande de moteur triphasé.‹ Interface d'encodeur en quadrature pouvant surveiller un encodeur en quadrature externe.‹ Un bloc PWM/minuterie standard avec entrée de comptage externe.‹ Horloge en temps réel (RTC) avec un domaine de puissance séparé et un oscillateur RTC dédié.Le bloc RTC comprend 64 octets de registres de sauvegarde alimentés par batterie.‹ Watchdog Timer (WDT) réinitialise le microcontrôleur dans un délai raisonnable s'il entre dans un état erroné.‹ Minuterie système, y compris une option d'entrée d'horloge externe.‹ La minuterie d'interruption répétitive fournit des interruptions programmées et répétitives.

Une partie de la liste des stocks