Mémoire F-RAM série 3V des véhicules à moteur de la température 64Kb de la puce FM24CL64B-GTR de circuit intégré

Température automobile FM24CL64B-GTR.Mémoire F-RAM série 3 V de 64 Ko

Caractéristiques

RAM non volatile ferroélectrique 64K bits

Organisé en 8192 x 8 bits

Haute endurance 10 trillions (1013 ) lecture/écriture

Écritures NoDelay™

Procédé ferroélectrique avancé à haute fiabilité

Interface série rapide à deux fils

Jusqu'à 1 MHz de fréquence de bus maximale

Remplacement matériel direct pour EEPROM

Prend en charge la synchronisation héritée pour 100 kHz et 400 kHz

Basse consommation énergétique

Fonctionnement basse tension 3.0-3.6V

Courant de veille 6 μA (+85°C)

Configuration standard de l'industrie

Température automobile -40C à +125C

Qualifié selon la spécification AEC Q100

Boîtier SOIC « vert »/RoHS à 8 broches

Description

Le FM24CL64B est une mémoire non volatile de 64 Ko utilisant un processus ferroélectrique avancé.Une mémoire ferroélectrique à accès aléatoire ou F-RAM est non volatile et effectue des lectures et des écritures comme une RAM.Il assure une conservation fiable des données pendant des années tout en éliminant les complexités, les frais généraux et les problèmes de fiabilité au niveau du système causés par l'EEPROM et d'autres mémoires non volatiles.Le FM24CL64B effectue des opérations d'écriture à la vitesse du bus.Aucun retard d'écriture n'est encouru.Le cycle de bus suivant peut commencer immédiatement sans qu'il soit nécessaire d'interroger les données.De plus, le produit offre des ordres de grandeur d'endurance en écriture supérieurs à l'EEPROM.De plus, la F-RAM présente une puissance beaucoup plus faible pendant les écritures que l'EEPROM car les opérations d'écriture ne nécessitent pas une tension d'alimentation élevée en interne pour les circuits d'écriture.Ces capacités rendent le FM24CL64B idéal pour les applications de mémoire non volatile nécessitant des écritures fréquentes ou rapides.Les exemples vont de la collecte de données où le nombre de cycles d'écriture peut être critique, aux contrôles industriels exigeants où le long temps d'écriture de l'EEPROM peut entraîner une perte de données.La combinaison de fonctionnalités permet une écriture de données plus fréquente avec moins de surcharge pour le système.Le FM24CL64B offre des avantages substantiels aux utilisateurs d'EEPROM série, mais ces avantages sont disponibles dans un remplacement matériel instantané.L'appareil est disponible dans un boîtier SOIC à 8 broches standard de l'industrie utilisant un protocole à deux fils (I2C) familier.L'appareil est garanti sur la plage de température automobile de -40°C à +125°C.

Configuration des broches

Broche Description

Aperçu

La FM24CL64B est une mémoire F-RAM série.La matrice mémoire est logiquement organisée comme une matrice mémoire de 8 192 x 8 bits et est accessible à l'aide d'une interface à deux fils standard de l'industrie.Le fonctionnement fonctionnel de la F-RAM est similaire à celui des EEPROM série.La principale différence entre le FM24CL64B et une EEPROM série avec le même brochage concerne ses performances d'écriture supérieures.

Architecture de la mémoire

Lors de l'accès au FM24CL64B, l'utilisateur adresse 8192 emplacements chacun avec 8 bits de données.Ces bits de données sont décalés en série.Les adresses 8192 sont accessibles à l'aide du protocole à deux fils, qui comprend une adresse esclave (pour distinguer les autres périphériques non mémoire) et une adresse à 2 octets.Seuls les 13 bits inférieurs sont utilisés par le décodeur pour accéder à la mémoire.Les trois bits d'adresse supérieurs doivent être définis sur 0 pour assurer la compatibilité avec les périphériques à plus haute densité à l'avenir.Le temps d'accès pour le fonctionnement de la mémoire est essentiellement nul au-delà du temps nécessaire au protocole série.C'est-à-dire que la mémoire est lue ou écrite à la vitesse du bus à deux fils.Contrairement à une EEPROM, il n'est pas nécessaire d'interroger l'appareil pour un état prêt car les écritures se produisent à la vitesse du bus.C'est-à-dire qu'au moment où une nouvelle transaction de bus peut être déplacée dans la partie, une opération d'écriture sera terminée.Ceci est expliqué plus en détail dans la section interface ci-dessous.Les utilisateurs s'attendent à plusieurs avantages système évidents du FM24CL64B en raison de son cycle d'écriture rapide et de sa grande endurance par rapport à l'EEPROM.Cependant, il y a aussi des avantages moins évidents.Par exemple, dans un environnement à bruit élevé, l'opération d'écriture rapide est moins susceptible d'être corrompue qu'une EEPROM puisqu'elle se termine rapidement.En revanche, une EEPROM nécessitant des millisecondes pour écrire est vulnérable au bruit pendant une grande partie du cycle.Notez qu'il est de la responsabilité de l'utilisateur de s'assurer que VDD est dans les tolérances de la fiche technique pour éviter un fonctionnement incorrect.

Interface à deux fils

Le FM24CL64B utilise un protocole de bus à deux fils bidirectionnel utilisant peu de broches ou d'espace sur la carte.La figure 2 illustre une configuration système typique utilisant le FM24CL64B dans un système basé sur un microcontrôleur.Le bus bifilaire standard de l'industrie est familier à de nombreux utilisateurs, mais il est décrit dans cette section.Par convention, tout équipement qui envoie des données sur le bus est l'émetteur tandis que l'équipement cible de ces données est le récepteur.L'appareil qui contrôle le bus est le maître.Le maître est responsable de la génération du signal d'horloge pour toutes les opérations.Tout appareil sur le bus qui est contrôlé est un esclave.Le FM24CL64B est toujours un appareil esclave.Le protocole de bus est contrôlé par des états de transition dans les signaux SDA et SCL.Il existe quatre conditions, notamment le démarrage, l'arrêt, le bit de données ou l'accusé de réception.La figure 3 illustre les conditions de signal qui spécifient les quatre états.Des diagrammes de synchronisation détaillés sont présentés dans la section des spécifications électriques.