LPC1768FBD100K MCU ébrèche IC MCU 32BIT 512KB 100LQFP qu'INSTANTANÉ 32 A MORDU les contrôleurs micro

LPC1768FBD100 MCU ébrèche l'ÉCLAIR 100LQFP d'IC MCU 32BIT 512KB

Descriptions de produit :

Les LPC1769/68/67/66/65/64/63 sont le BRAS Cortex-M3 ont basé des microcontrôleurs pour
applications incluses comportant un haut niveau de l'intégration et de la consommation de puissance faible.
Le bras Cortex-M3 est un noyau de prochaine génération telles que lequel offre des améliorations de système
augmenté corrigez les caractéristiques et un de plus haut niveau de l'intégration de bloc de soutien.
Les LPC1768/67/66/65/64/63 fonctionnent aux fréquences d'unité centrale de traitement de jusqu'à 100 mégahertz.
LPC1769 fonctionne aux fréquences d'unité centrale de traitement de jusqu'à 120 mégahertz. L'unité centrale de traitement du bras Cortex-M3
incorpore une canalisation de 3 étapes et emploie une architecture de Harvard avec les gens du pays distincts
bus d'instruction et de données aussi bien qu'un troisième autobus pour des périphériques. L'unité centrale de traitement du bras Cortex-M3
inclut également une unité interne de prefetch qui soutient l'embranchement spéculatif.
Le complément périphérique du LPC1769/68/67/66/65/64/63 inclut le kB jusqu'à 512 de
mémoire instantanée, kB jusqu'à 64 de la mémoire de données, MAC d'Ethernet, dispositif d'USB/Host/OTG
interface, contrôleur DMA d'usage universel de 8 canaux, 4 UARTs, 2 canaux de BOÎTE, 2 SSP
contrôleurs, interface de SPI, 3 je 2 interfaces de C-autobus, entrée 2 plus la sortie 2 j'interface de 2 S-autobus,
8 bit CDA, 10 bit DAC, contrôle de moteur PWM, interface du canal 12 d'encodeur de quadrature,
quatre minuteries d'usage universel, 6 sortie PWM d'usage universel, temps réel très réduit de puissance
Horloge (RTC) avec l'offre de batterie distincte, et jusqu'à 70 bornes d'usage universel d'entrée-sortie.
Les LPC1769/68/67/66/65/64/63 sont goupille-compatibles 100 à la goupille LPC236x Arm7-based
série de microcontrôleur.

Caractéristiques :

le  arment le processeur Cortex-M3, fonctionnant aux fréquences de jusqu'à 100 mégahertz
(LPC1768/67/66/65/64/63) ou de jusqu'à 120 mégahertz (LPC1769). Une unité de protection de la mémoire
(MPU) le soutien de huit régions est inclus.
l'élément du bras Cortex-M3 de  a niché le contrôleur d'interruption dirigée (NVIC).
 mémoire de programmation d'instantané de sur-puce de jusqu'à 512 kB. Accélérateur augmenté de mémoire instantanée
permet l'opération ultra-rapide de 120 mégahertz avec des états d'attente zéro.
programmation de Dans-système de  (ISP) et Dans-application programmant (IAP) par l'intermédiaire de la sur-puce
logiciel de chargeur-amorce.
la Sur-puce SRAM de  inclut :
 32/16 kB de SRAM sur l'unité centrale de traitement avec le bus de code local/données pour l'unité centrale de traitement performante
accès.

 blocs de deux/un 16 SRAM de kB avec les voies d'accès distinctes pour une sortie plus élevée.
Ces blocs de SRAM peuvent être employés pour la mémoire d'Ethernet, d'USB, et de DMA, aussi bien que
pour l'instruction d'usage universel et le stockage de données d'unité centrale de traitement.
contrôleur DMA d'usage universel de canal du  huit (GPDMA) sur l'AHB multicouche
matrice qui peut être employée avec SSP, S-autobus d'I 2, UART, analogique-numérique et
Périphériques de convertisseur numérique-analogique, signaux de match de minuterie, et pour
transferts de mémoire-à-mémoire.
l'interconnexion multicouche de matrice du  AHB fournit un autobus distinct pour chaque maître d'AHB.
Les maîtres d'AHB incluent l'unité centrale de traitement, le contrôleur DMA d'usage universel, MAC d'Ethernet, et
l'interface d'USB. Cette interconnexion fournit la communication sans l'arbitrage
retards.
l'autobus de la fente APB de  permet la sortie élevée avec peu de stalles entre l'unité centrale de traitement et le DMA.

Parametrics :

systèmes d'alarme eMetering de  de 
 allumant des produits blancs de 
contrôle de moteur industriel de  de mise en réseau de 

LPC1769 LPC1768

LPC1767 LPC1766

LPC1765 LPC1764 LPC1763