• Technologie statique performante de CMOS
  • durée de cycle de l'instruction 25-ns (40 mégahertz)
  • Représentation 40-MIPS
  • Conception 3.3-V de basse puissance
• Basé sur le noyau d'unité centrale de traitement de TMS320C2xx DSP
  • Code-compatible avec F243/F241/C242
  • Jeu d'instructions et module compatibles avec F240
• Options instantanées (SI) et de ROM (LC) de dispositif
  • LF240xA : LF2407A, LF2406A, LF2403A, LF2402A
  • LC240xA : LC2406A, LC2404A, LC2403A, LC2402A
• Mémoire de Sur-puce
  • Jusqu'à 32K exprime X 16 bits d'EEPROM instantané (4 secteurs) ou de ROM
  • Caractéristique programmable de « Code-sécurité » pour la Sur-puce Flash/ROM
  • Jusqu'à 2.5K exprime X 16 bits de données/de programme RAM
    • 544 mots de Double-Access RAM
    • Jusqu'aux mots 2K de Simple-Access RAM
• ROM de botte (dispositifs de LF240xA)
  • Chargeur-amorce de SCI/SPI
• Jusqu'à deux modules du l'Événement-directeur (EV) (EVA et EVB), chacun inclut :
  • Deux minuteries polyvalentes de 16 bits
  • Huit canaux de 16 bits de la modulation de largeur d'impulsion (PWM) qui permettent :
    • Contrôle triphasé d'inverseur
    • Centre ou Bord-alignement des canaux de PWM
    • Arrêt de la Manche du secours PWM avec le Pin externe de PDPINTx
  • Deadband programmable (Deadtime) empêche Pousse-à travers des défauts
  • Trois unités de capture pour le Temps-estampillage des événements externes
  • Qualificateur d'entrée pour les goupilles choisies
  • Circuits d'interface d'encodeur de position de Sur-puce
  • Synchronisé Un--d à la conversion
  • Conçu pour l'induction à C.A., le BLDC, la réticence commutée, et le contrôle de moteur pas à pas
  • Applicable pour le contrôle multiple de moteur et/ou de convertisseur
• Interface externe de mémoire (LF2407A)
  • 192K exprime X 16 bits de mémoire totale : 64K programme, 64K données, entrée-sortie 64K
• Module de minuterie du chien de garde (WD)
• convertisseur 10-Bit analogique-numérique (CDA)
  • 8 ou 16 canaux d'entrée multiplexés
  • 500 NS MIN Conversion Time
  • Compteurs séquentiels 8-State jumeaux sélectionnables déclenchés par deux directeurs d'événement
• Module 2.0B d'Area Network de contrôleur (POUVEZ) (LF2407A, 2406A, 2403A)
• Interface de communications périodiques (SCI)
• interface périphérique périodique de 16 bits (SPI) (LF2407A, 2406A, LC2404A, 2403A)
• Génération d'horloge basée sur de la Phase-Verrouillé-boucle (PLL)
• Jusqu'à 40 individuellement programmables, goupilles polyvalentes multiplexées de l'entrée-sortie (GPIO)
• Jusqu'à cinq interruptions externes (protection d'entraînement de puissance, remise, deux interruptions de Maskable)
• Gestion de puissance :
  • Trois modes de puissance-Vers le bas
  • Capacité de mettre chaque périphérique hors tension indépendamment
• Émulation basée sur balayage JTAG-conforme en temps réel, norme 1149,1 (JTAG) d'IEEE
• Les instruments de développement incluent :
  • Compilateur C de norme ANSI de Texas Instruments (TI), assembleur/éditeur de liens, et ™ de Studio de compositeur de code ; Débogueur
  • Modules d'évaluation
  • Auto-émulation basée sur balayage (XDS510™ ;)
  • Large tiers appui de contrôle de moteur de Digital
• Options de paquet
  • 144-Pin LQFP PGE (LF2407A)
  • 100-Pin LQFP PZ (2406A, LC2404A)
  • 64-Pin TQFP PAG (LF2403A, LC2403A, LC2402A)
  • PAGE de 64-Pin QFP (2402A)
• Options prolongées de la température (A et S)
  • : – 40°C à 85°C
  • S : – 40°C à 125°C

Actions régulières d'CM GROUP :

TMS320F2812PGFA

TMS320F28335PGFA

TMS320C6747DZKBT3

TMS320C6416EGLZA6E

TMS320LF2407APGEA

TMS320C6713BPYPA200