Minuteries d'ICS de minuterie d'horloge de TLC555IDR et produits CMOS de soutien
timer ic chip
,time delay ic chip
Minuteries d'ICS de minuterie d'horloge de TLC555IDR et produits CMOS de soutien
Caractéristiques 1
- Consommation de puissance faible très :
– 1mWTypicalatVDD =5V
Capable de l'opération en mode Astable
Le CMOS a produit capable de balancer le rail pour clôturer
Capacité actuelle à haute production
– Évier : 100 mA de typique
– Source : 10 mA de typique
Sortie entièrement compatible avec le CMOS, le TTL, et le MOS
Le bas courant d'approvisionnement réduit des transitoires pendant les transitions de sortie
Opération de Simple-approvisionnement de 2 V à 15 V
Fonctionellement interchangeable avec le NE555 ; A le même Pinout
La protection d'ESD dépasse 2000 V par MIL-STD- 883C, la méthode 3015,2
Disponible dans le Q-Temp des véhicules à moteur
– Applications des véhicules à moteur de Haut-fiabilité
– Appui de contrôle et d'impression de configuration
– Qualification aux normes des véhicules à moteur
2 applications
Synchronisation de précision
Génération d'impulsion
Synchronisation séquentielle
Génération à retard de temps
Modulation d'impulsions en largeur
Modulation d'impulsions en position
Générateur linéaire de rampe
Description 3
Le TLC555 est un circuit de synchronisation monolithique fabriqué utilisant le processus de LinCMOSTM de TI. La minuterie est entièrement compatible avec la logique de CMOS, de TTL, et de MOS, et actionne aux fréquences jusqu'à 2 mégahertz. En raison de son impédance élevée d'entrée, ce dispositif utilise de plus petits condensateurs de synchronisation que ceux employés par le NE555. En conséquence, plus de délais et d'oscillations précis sont possibles. La puissance est basse à travers la gamme complète de la tension de puissance-approvisionnement.
Comme le NE555, le TLC555 a un égal de niveau de déclencheur approximativement à un tiers de la tension d'alimentation et un égal de seuil d'avertissement approximativement à deux-tiers de la tension d'alimentation. Ces niveaux peuvent être changés au moyen du terminal de tension de contrôle (cont). Quand l'entrée de déclencheur (triglycéride) tombe au-dessous du niveau de déclencheur, la bascule est placée et la sortie passe à 1. Si le triglycéride est au-dessus du niveau de déclencheur et l'entrée de seuil (THRES) est au-dessus du seuil d'avertissement, la bascule est remise à zéro et la sortie est basse. L'entrée remise à zéro (REMISE) peut dépasser toutes autres entrées et peut être employée pour lancer un nouveau cycle de synchronisation. Si la REMISE est basse, la bascule est remise à zéro et la sortie est basse. Toutes les fois que la sortie est basse, un chemin de bas-impédance est fourni entre le terminal de décharge (DISCH) et la terre. Toutes les entrées inutilisées doivent être attachées à un niveau approprié de logique pour empêcher le déclenchement faux.
L'information de dispositif
NUMÉRO DE LA PIÈCE | PAQUET | TAILLE DU CORPS (NOM) |
TLC555C | SOIC (8) | 4,9 millimètres de × 3,91 millimètres |
PDIP (8) | 9,81 millimètres de × 6,38 millimètres | |
CONCESSION (8) | 6,20 millimètres de × 5,30 millimètres | |
TSSOP (14) | 5,00 millimètres de × 4,40 millimètres | |
TLC555I | SOIC (8) | 4,90 millimètres de × 3,91 millimètres |
PDIP (8) | 9,81 millimètres de × 6,38 millimètres | |
TLC555M | LCCC (20) | 8,89 millimètres de × 8,89 millimètres |
CDIP (8) | 9,60 millimètres de × 6,67 millimètres | |
TLC555Q | SOIC (8) | 4,90 millimètres de × 3,91 millimètres |
W25N01GVZEIG SLC Nand Flash Memory IC 3V 1G A MORDU Winbond TW SPI
PF48F4400P0VBQEK stock nouveau et original
Mémoire instantanée NOUVELLES ET ORIGINALES ACTIONS d'IC de DSPIC30F3011-30I/PT
NOUVELLES ET ORIGINALES ACTIONS D'IR2110PBF
Puce d'IC de mémoire instantanée de S25FL032P0XMFI010 SOP8 104MHz
Circuit intégré de mémoire de Spi de quadruple de BIT instantané périodique de la puce 3V 8M de W25Q80DVSNIG double
Module IRF520 du lecteur PWM Controlador de MOS Tube Field Effect Single-Chip
MAX485, RS485 module TTL RS-485 au module TTL à 485